(54) THIN FILM TRANSISTOR DEVICE

(11) 4-130668 (A) (43) 1.5.1902 (19) [P


(21) Appl. No. 2-251366 (22) 20.9.1990

(71) STANLEY ELECTRIC CO LTD (72) YASUO TOKO

(51) Int. Cl3. H01L29-784.G02F1 13.H01L21 3205.H01L27 12

PURPOSE: To prevent generation of short circuit by static electricity through check of the short circuit between a gate electrode and a source electrode by providing a third connecting line for short-circuiting a first connecting line to short-circuit a gate electrode and a second connecting line to short-circuit a source electrode and crossing a fourth and a fifth line connected to the first and second connecting lines through an insulating film.

CONSTITUTION: Insulating films 28. 28'. 28" are formed on a gate correcting line 26. In the case of executing S-G short-circuit check, the A-A' section of a gate-source short circuit line 25 is cut by irradiation of laser in order to insulate between gate and source. After the S-G short circuit check, the crossing area B of the lines 26 and 27 are irradiated with laser to break the insulating film, thereby the upper and lower lines 26. 27 are short-circuited, short-circuiting again between the gate and source. Moreover, in the case of checking again the S-G short circuit, the C-C' section of the source correcting line 27" is cut by laser. After completion of check, it is enough the crossing area D is irradiated with laser beam.



⑩ 日本国特許庁(jP) ⑪ 特許出願公開

⑩公開特許公報(A) 平4-130668

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)5月1日

H 01 L 29/784 1/13 G 02 F H 01 L 21/3205 27/12

8806-2K

i i in

7514-4M

9056-4M 21/88

審査請求 未請求 請求項の数 ! (全6頁)

❷発明の名称

La take salah hiri

Same S

薄膜トランジスタ装置

②特 願 平2-251366

②出 願 平 2(1990)9月20日 □

⑦発 明 者

都 甲 康 夫 |勿出|顕|人||スタンレー電気株式会

神奈川県横浜市緑区荏田南2-17-8-202

東京都目黒区中目黒2丁目9番13号

往 *** ** ** ** **

A THE TANK TO SERVICE 弁理士 高橋 敬四郎

明細書

1. 発明の名称

薄膜トランジスタ装置

2.特許請求の範囲

(1). 基板上に、ゲート電極層、ゲート絶縁膜、チ ャネル瘤、ソース/ドレイン塩極層を積層して 形成した複数の薄膜トランジスタを有する薄膜 〔産業上の利用分野〕』 トランジスタ装置において、

・を短絡する第1の接続ラインと、

上記複数の薄膜トランジスタの各ソース電極

上記第1の接続ラインと第2の接続ラインと を短絡する第3の接続ラインと、

上紀第1の接続ラインに接続されている第4 の接続ラインと、

上記第2の接続ラインに接続され、かつ上記 第4の接続ラインと交差する交差点を有する第 5の接続ラインと、

・上記交差点に設けられ、上記第4の接続ライ ンと上記第5の接続ラインとを絶縁する絶縁膜 Service State and Commence of the Alexander

> を具備することを特徴とする薄膜トランジスタ 装置。

3. 発明の詳細な説明

本発明は液晶ディスプレイ(LCD)、エレク : 上記複数の薄膜トランジスタの各ゲート電極 トロルミネッセンス(EL)ディスプレイ等のア クティブマトリックス回路等に適用される薄膜ト ランジスタ(TFT)装置に関する。

〔従来の技術〕

第3図(A)、(B)に従来技術による薄膜ト ランジスタの構造例を示す。この薄膜トランジス 夕は第2図に示すようなアクティブマトリックス 回路等で用いられる。

第2図はアクティブマトリックス基板の平面構 造を概略的に示す。基板上、横方向にゲートライ

ンG1、G2、G3・・・が走り、これらのゲー トラインと交差するように被方向にソースライン S1、S2、S3・・・が走って、交点でマトリ ックスを構成している。各交点に対応してドレイ ンパッドD11、D12・・・D21、D22・ ・・D31、D32・・・が配置されている。こ れらのドレインパッドが例えば液晶セルの駆動電 極を形成する。各ドレインパッドと対応するソー スラインSi ($i = 1, 2, 3 : \cdot$) とゲートラ インGj(j=1、2、3・・)との間に絶疑ゲ ート電界効果トランジスタTi j が配置されて、. ゲートラインGiの信号に従ってソースライン Siの電圧をドレインンパッドDiiに印加する。

これらの絶縁ゲート電界効果トランジスタT1 1, T 1 2 · · · T 2 1, T 2 2 · · · T 3 1, T32・・・は、例えば第3図(A)、(B)に 示すようなアモルファスシリコンを用いた薄膜ト ランジスタで形成される。

第3図(A)は、第2図の一部の領域のパター ンを示す平面図であり、第3図(B)は、第3図

ス短絡ライン15により短絡されている。これは 両者が浮遊状態にあると、静蔵気などにより電荷 蓄積が生じ、本来絶縁されているべき部分でソー ス電極とゲート電極との短路(以下、S-Gショ ートという)などが発生するのを防ぐためである。

(発明が解決しようとする課題)

このような薄膜トランジスタ装置では、基板作 製工程の途中でS-Gショートが発生しているか どうかチェックし、不良があった場合は修正する。 S-Gショートが発生する可能性があった。 必要がある。しかし、ゲート短路ライン13とソ ース短路ライン14とがゲート/ソース短路ライ ン15により短路してあるため、このままではS - C ショートのチェックができない。そこで、ゲ ート/ソース短路ライン1.5 をレーザなどにて切 断することにより、ソースラインS1、S2、・ ・・とゲートラインG1、G2、・・・とを切断 し、上記のS-Gショートチェックを行っていた。 ところか、S-Gショートチェック後はゲート ラインG1、G2、・・・とソースラインS1、

(A) の線VB-VBに沿う断面図である。

第3図(B)に示されるように、この薄膜トラ ンジスタは、ガラス基板1上のゲート電極2、そ の上のSiN。、SiO。等のゲート絶疑瞑3、 高抵抗率と低抵抗率の2度アモルファスシリコン (a-Si) 半導体層 4、ソース/ドレイン電極 5、6、およびドレインパッド7を有する。ゲー ト電極2はゲートラインG1、G2、G3・・・ の1つに接続される。また、ソース電極5はソー スラインS1、S2、S3・・・の1つに接続さ れる。

第4図は、この薄膜トランジスタ装置の周辺部 を詳細に示す。薄膜トランジスタ装置10の中央 部11には、第2図および第3図で説明したよう なアクティブマトリックス回路が設けられている。 ゲートラインG1、G2、G3・・・はゲート短 絡ライン13により短絡されており、ソースライ ンS1、S2、S3・・・はソース短絡ライン1 4により短絡されている。また、ゲート短絡ライ ン13とソース短絡ライン14は、ゲート/ソー

S2、・・・との間が羞気的に切断されるため、 静電気などにより新たにS-Gショートが発生す るおそれがあった。

新たなS-Gショート発生を防ぐため、次の工 程で、ゲート/ソース短絡ライン15の切断部を 「再び接続する必要があり、工程が複雑になってい た。また、このようにゲート/ソース短絡ライン 15の切断部を再び接続したとしても、S-Gシ ョートチェックから切断部を接続するまでの間に

本発明の目的は、S-Gショートチェック後に 静電気などによる新たなS=Gショートが発生す ることを防止し、またS-Gショートチェック後 のゲート/ソース間の再度の接続を簡単な工程で 行うことのできる薄膜トランジスタ装置を提供す ることである。

[課題を解決するための手段]

本発明の薄膜トランジスタ装置によれば、ゲー ト電極を短格する第1の接続ラインとソース電極

を短絡する第2の接続ラインとを短絡する第3の 接続ラインを備えるとともに、この第1の接続ラ インに接続された第4の接続ラインと、第2の接 続ラインに接続されかつ第4の接続ラインと交差 "する交差点を有する第5の接続ラインと、この交 差点に設けられ第4の接続ラインと第5の接続ラ インとを絶録する絶録膜とを備えるようにした。

 $(-1) \mathcal{A}(u) = (-1) \mathcal{A}(u) + (-1) \mathcal{A}(u)$

(作用)

2000年1月1日 - 1月1日 - 1月1

当初は第3の接続ラインによりゲート電極とソ ース電極とは短絡されており、静電気などによる。 S-Gショートの発生が防止される。第3の接続 ラインを切断することにより、S-Gショートチ ェックを行うことができる。 S - Gショートチェ ック後は、例えば第4の接続ラインと第5の接続 ラインとの交差点にレーザを照射し、この交差点 にて第4の接続ラインと第5の接続ラインとを短 ・絡することができる。第4の接続ラインと第5の ・・接続ラインとを短路することにより、ゲート電極 とソース電極とは再度短絡され、酢電気などによ

> ン24から3本のソース補正ライン(第5の接続 ・ ング形成する。 ライン)27、27′、27′が延びている。ゲ ート補正ライン26とソース桶正ライン27、 27′、27′との交差点にはそれぞれ絶縁膜2 8 、 2 8 1 5 2 8 1 が設けられている。絶달模 2. 8、28′、28′により、各交差点においてゲ ート補正ライン26とソース補正ライン27、 27′、27′とは絶縁されている。

このような薄膜トランジスタ装置20のパター ンは例えば以下のようにして形成できる。

ガラス基板上に導電膜を形成し、ゲート電極を パターニングする。同時に、ゲートラインG1、 G2、G3・・・、ゲート短格ライン23等と共 にゲート補正ライン26をパターニングする。次 に、ゲート電極の上にSiN.、SiO,等のゲー 一ト絶縁膜を成簇する。ゲート絶縁膜の成装と同 時に、ゲート補正ライン26上に絶経膜28、2 8′、28′を形成する。ゲート地級額の上に高 抵抗率と低抵抗率の2層アモルファスシリコン (a-Si) 半導体局をアイランド状にパターニ

るS-Gショートの発生が防止される。

(実施例)

第1図は本発明の実施例による薄膜トランジス タ装置の基板周辺部のパターンを示す平面図であ る。第1図において、薄膜トランジスタ装置20 の中央部21には、第2図および第3図で説明し たようなアクティブマトリックス回路が設けられ でいる。ゲートラインG1...G2、G3・t・は ゲート短絡ライン(第1の接続ライン)23によ り短格されており、ソースラインS1、S2、S 3・・・はソース短塔ライン (第2の接続ライン) 24により短絡されている。また、ゲート短絡ラ イン23とソース短格ライン24は、ゲート/ソ ース短格ライン(第3の接続ライン)25により 短絡されている。以上の構成は第4図の従来例と 同様である。

「ゲート短格ライン23からゲート/ソース短格 ライン25を介して、ゲート補正ライン(第4の 接続ライン)26が延びている。ソース短格ライ

さらに、竜極金属磨を形成し、ソース/ドレイ ン竜極をパターニングする。同時に、ソースライ ンS1、S2、S3・・・、ソース短格ライン2 4、春と共にソース補正ライン27、27′、2 7 をパターニングする。次に、透明導電膜を形 成し、ドレインパッドをパターニングする。最後 「に半導体層の上部(低抵抗率層) をエッチングし てチャネルを形成する。

第1図の薄膜トランジスタ装置20においては、 ・ゲート/ソース短格ライン 2.5 により各ドランジ スタのゲート電極とソース電極とが短絡されてい る。したがって、許竜気などによるS-Gショー トの発生が防止される。 ・

S-Gショートチェックを行う場合は、例えば レーザを照射してゲート/ソース短絡ライン25 のAiA′ 部を切断し、ゲート/ソース間を絶縁 する。S-Gショートチェック後は、例えばゲー ト補正ライン26とソース補正ライン27°の交 差部B点にレーザを照射して絶縁膜を破壊し、上

特開平4-130668(4)

下のライン26、27°を短路する。これにより、 再びゲート/ソース間を短絡させることができる。

さらに、再皮S-Gショートチェックをすると ・きは、同様にソース補正ライン27゜のC-C^ 郡をレーザにて切断し、チェック終了後、交差部。 D点にレーザを照射すればよい。

ji.

- このようにソース補正ライン27またはゲート・ 補正ライン26を複数本形成しておくことにより、 S-Gショードヂェックを複数回行うことができ る。S-Gショートチェック時以外は、S-G間 は常に短絡されているためご辞載気によるS-G ショートやTFT特性の変動はない。

・なお、ゲート補正ライン26とソース補正ライ ン27の形状や数などは任意である。絶疑膜28、 を間に挟んで、絶縁状態にあればよい。また、後 半工程においてゲート/ソース短格ライン25は 旦絶縁状態にしても、例えばゲート補正ラインと 切断されるが、その切断部分よりもゲート補正ラ ソース補正ラインの交差部にレーザを照射するこ イン26とソース補正ライン27を外側に形成す ることが望ましい。こ

また、これらの補正ラインのパターンの形状や・・よる新たなS+Gショートの発生が防止される。

大きさは特に制限がなく、表示部外に位置するた めフォトマスクなどを新たに作り直す必要はない。 例えば、マスキングテープなどにより簡易にパタ ーンを形成することができる。

本発明は、薄膜トランジスタ(TFT)を用い た液晶表示装置(LCD)、エレクトロルミネッ センス装置(EL)全般に適用することができる。 以上実施例に沿って本発明を説明したが、本発 明はこれらに制限されるものではない。例えば、 種々の変更、改良、組み合わせなどが可能なこと は当業者に自明であろう。

(発明の効果)

以上説明したように、本発明によれば、SーG ショートチェックのためにゲート/ソース間を一 とによって容易にゲート/ソース間を短絡できる ので、S-Gショートチェッグ後の静電気などに

また、S-Gショートチェックやレーザによる・ 図において、 ゲート/ソース間の切断および短絡はすべて1つ - の作業台上で行える。そのため、装置基板を作業 ・2 台にセット・リセットするときに発生する静電気 3 の影響がなくなり、S-Gショートの発生が防止

さらに、S-Gショートチェック後のゲート/ ソース間の短格は、非常に容易である。

4 | 図面の簡単な説明

第1図は、本発明の実施例を示す平面図、 第2図は、アクティブマトリックス回路を概略 的に示す図、

変3 匁(A)、(B)は、従来のアクティブマ トリックスの薄膜トランジスタの部分平面図とそ

第4図は、従来の薄膜トランジスタ装置の基板 周辺部を示す平面図である。

•	ı	基	板	•	

· 4 - 半導体膜

5 ソース電極

. 6

T11~T13, T21~T23, T 3 1 ~ T 3 3 . T 4 0 . T 4 1

絶録ゲート電界効果トランジスタ

D.1 ~ D 3 . D 1 1 ~ D 1 3 . D 2 1 ~ 2 3 .

D 3 1 ~ D 3 3

ドレインバッド

G1~G3, G10, G11

ゲートライン

S1~S3, S10, S11

ソースライン

13、23 ゲート短路ライン

14、24 ソース短格ライン

- 15、25 ゲート/ソース短路ライン


持開平4-130668 (5)

26 ゲート補正ライン 27, 27', 27'


ソース補正ライン


28, 28', 28'

第 1 図




アクティブマトリックス 第 2 図





従来技術によるアクティブマトリックス 第 3 図



第 4 段